AI 设计芯片是真的，验证仍是头号瓶颈
AI 已经能自主写出 RTL，但整条芯片流水线真正的卡点是验证：它吃掉一半以上开发时间，AI 却回答不了「该测什么」。OpenAI 二十人团队能缩短前段，后端仍要留给人。
核心论点 · 点时间戳可跳到原声
K3 只有前端没有后端
「AI 48 小时流片」的原始材料，是 Kimi 公布的一个叫 Nano KPU 的小推理加速器：238,000 参数、约 146 万标准单元、0.277MB SRAM，声称在 4 平方毫米面积内以 100 MHz 收敛时序、解码吞吐 8,700 tokens/s。但主持人看得很细：这批 RTL 只做了功能验证，没有单元布局、布线、物理验证和 sign-off；所谓「收敛时序」依赖估算，100 MHz 在 45nm 开源库里也不亮眼，人手用同样库能做到 20-450 MHz，商用工艺更是能到 1-3 GHz。K3 的目标不是造一块好芯片，而是证明 agent 能自主达到功能完备。
AI 写 RTL 根本不是新闻
很多人以为 AI 写芯片是从 K3 才开始的，但 2020 年 NYU 就有人用 GPT-2 生成新手级 RTL，报道称准确率 94.8%；已倒闭的 eFabless 办过 AI 设计比赛，Will Salcedo 用 GPT-4 生成的设计真的去流了片，是主持人已知最早的 LLM 设计流片之一。「AI 写 RTL」本身不是创新，真正变化的是一个 agent 能无人值守地从头跑到功能完备——把流程自主性炼了出来。
agent 的前途在套上工具链
在完全自主设计还摸不到边的时候，真正的产品形态是给 LLM 套上 EDA 工具链：LLM 通过 MCP、API 之类接口指挥确定的 EDA 工具，就像 Claude Code 让模型能调用电脑工具一样。Synopsys、Cadence、Siemens 的长期目标都是打开自家栈，把数据反馈和控制权交给能跑数小时甚至隔夜的 agent。Siemens 在 Semicon Taiwan 播过演示：让 agent 把几百个标准单元一个个丢进模拟器，测出负载、速度、功耗、供后续设计查表。换工艺节点就得重做一遍这种枯燥活，正好下班前丢给 AI。
最好成绩也离不开人在环里
前 xAI 工程师 Christina Lee 的帖子是主持人眼中最有说服力的拆解。她的 meta-harness 分内外两层：内层让模型调用 EDA 工具写 RTL、综合、布局布线、验证；外层让模型回顾上一轮哪里对哪里错，提出改进再跑。第一阶段只做 MAC 乘累加阵列，多轮迭代推进到 900 MHz 到 1 GHz；第二阶段把 MAC 接到 SRAM 等模块，复杂度立刻上升。注意人一直握方向盘：所谓 goal strings 很可能由外层模型提供参考，但筛选与最终确认权在人手里。AI 不是老板，是副驾驶。
Jalapeno 真正吓人的是 20 人团队
OpenAI 的 Jalapeno 演示让很多人盯着「RTL 到 tapeout 只要 9 个月」。主持人提醒：Synopsys 此前在无关场合说过，用他们的工具、不用 AI，也大约要 9 到 12 个月；芯片本身不复杂，起算时点也不明确——架构概念 2024 年 10 月才开始。真正跳出来的是团队规模：演讲结束站起来的人只有 20 到 30 个。而且这组人 token 消耗在 OpenAI 内部榜单常年排前列，RTL 直到冻结前一天还在改。如果这么小的团队就能做出来，未来芯片岗位需要的人会少一个量级，这也许正是他们不在幻灯片里强调的原因。
验证才是 AI 芯片设计卡点
整个行业都把前端 RTL 讲得热闹，后端却一笔带过：OpenAI 的发布会幻灯片对 spec 与 RTL 着墨很多，后端主持人猜测大概由合作伙伴 Broadcom 处理，只在 slide 34 被感谢了一句；Lee 也把后端交给 Yosys/OpenLane。机制上的不对称在于：PPA（功耗/性能/面积）优化是个闭环——生成、验证、测量 PPA，AI 有明确奖励信号；验证不是，测试通过或失败并不能告诉 AI 离全覆盖还有多远，而「该测什么」目前仍只能靠人。芯片 bug 一经流片就改不动，所以在台积电的硅片到手第一眼看到缺陷才最让人崩溃。这解释了为什么验证能吃掉 50 到 70% 的开发时间，也呼应了 Shibo Chen 那句「AI 做设计、人来验证」才让人放心。
前端 wrapper 最大的敌手是 OpenAI
硅谷冒出大量把前沿模型包上专有知识去写 RTL 的初创公司。主持人看到的风险是：Anthropic、OpenAI 自己既拥有模型，也在造芯片，只要它们决定把芯片用的模型开放，前端 wrapper 的差异就没了。所以他更愿意看往后端与验证走的团队，端到端才有护城河。这个领域快到什么程度？就在他写稿时，Architect Labs 宣布 Redwood 芯片由 AI 全程产出并验证，规格只由两位架构师撰写；连 TSMC 的 3D IC 演讲都用上了「agentic AI」。主持人都担心一两周后自己的判断就被新消息推翻。
原话 · 已逐字校验
I'm told that few computer-related industries have as massive a gap between the open and closed-source versions as EDA does.
据我所知，几乎没有哪个计算机相关行业像 EDA 这样，开源和闭源版本的差距那么大。
So, the AI writing RTL is not the groundbreaking part.
所以，AI 写 RTL 并不是开创性的那一部分。
Claiming that the design closes timing relies on an estimate, and so is maybe getting ahead of itself.
说自己已经收敛时序，靠的是估算——这种说法可能说得太早了。
This is directional. It smells like the future.
这是个方向性的东西，闻起来像未来。
Going agentic means changing from that previously lucrative license revenue model.
转向 agent 化，意味着要改动原本躺着赚钱的许可证收入模式。
There's a reason why they call tapeout 90 days of glory until the chips come back. Nothing sucks more than getting silicon from TSMC and seeing flaws right off the bat.
人们把流片叫作「90 天的荣耀」，直到芯片回来。没有比从台积电拿到硅片、第一眼就看到缺陷更痛苦的了。
He feels more comfortable if the design is done by AI and verification done by humans than the other way around.
他更放心让 AI 做设计、人类做验证，而不是反过来。
The problems are going to get ironed out because customers demand this and we're getting a situation where the AI and domain experts are putting their heads together to solve problems. The future is here, old man.
这些问题会被解决，因为客户在要求它；我们正走到一个人工智能和领域专家集思广益解决问题的阶段。未来已经来了，老家伙。
数字与实体
| 2020 年 NYU 用 GPT-2 生成 RTL 的准确率 | 94.8% | 6:10 |
| Christina Lee 第一阶段 MAC 阵列时钟 | 900 MHz 到 1 GHz | 10:15 |
| OpenAI Jalapeno 从 RTL 到 tapeout 时长 | 9 个月 | 12:16 |
| OpenAI 芯片团队规模 | 20 到 30 人 | 13:17 |
| 芯片开发中验证环节占比 | 50% 到 70% | 16:20 |
术语
- EDA电子设计自动化
- 设计芯片所需的软件工具，被 Synopsys、Cadence 等少数厂商主导。
- RTL寄存器传输级
- 用 Verilog/VHDL 等描述数据流与逻辑的硬件语言层，是芯片的「代码」。
- PDK工艺设计套件
- 代工厂与 EDA 厂商共同维护的机密工艺参数包，紧受 NDA 保护。
- PPA功耗、性能、面积
- 评价芯片设计质量、可直接用于闭环优化的三大指标。
- tapeout流片
- 把层层验证过的设计数据交给代工厂，制造出真实芯片。
收听指南
想判断「AI 设计芯片」是真实拐点还是融资话术的半导体投资人、芯片公司决策者和关注 AI 落地的工程师。
开头的 EDA 术语科普（第 1 分钟），懂芯片设计流程的人可以直接跳过。